量子情報処理の誤り耐性技術とその実装方式NTTセキュアプラットフォーム研究所

徳永 裕己（とくなが ゆうき）/ 鈴木 泰成（すずき やすなり）/ 遠藤 傑（えんどう すぐる）/ 浅岡 類（あさおか るい）

量子コンピュータや量子ネットワークの可能性が近年注目されつつありますが、その実現のためにもっとも必須となる技術が誤り耐性技術です。量子情報処理と既存の情報処理（古典情報処理）で起き得るノイズ量には莫大な差があります。古典情報処理ではエラーが起きる頻度が小さいため、多くの情報処理はそれほどエラーを気にせず処理可能でした。しかし、量子情報処理ではエラーが起きる頻度が非常に大きいため、エラー対策なしで行える計算は小さな規模のものでしかないことが分かっています。量子情報処理をスケーラブルにし、有用なさまざまな計算を行い、大きなネットワークとしていくためには、量子情報の誤り耐性処理を行い、量子情報をノイズから強固に保護をする必要性があります。このため、量子情報処理においては、誤り耐性処理がコンピューティング技術およびネットワーク技術アーキテクチャの根幹部分となると予想されます。NTTセキュアプラットフォーム研究所では、この量子情報をエラーやノイズから守る誤り耐性技術を重要な基盤技術として研究を進めています。量子情報処理のための誤り対処法としては大きく分けて2つの手法があります。それは量子誤り訂正符号と量子誤り抑制（ノイズ補償）手法です。量子誤り訂正符号は、量子ビットを冗長に符号化することによって、一部にエラーが起きても復号をすることで訂正が可能な手法です。これはスケーラブルに誤り耐性処理が可能であることがこれまでに分かっている唯一の手法であり、将来的な規模の大きな量子情報処理の実用化のために必須な技術であると予想されます。しかし、符号化のために必要な量子ビット数や処理数の増加が避けられず、これによる誤り耐性処理の実現は少し先になると考えられています。では、それまで何も打つ手がないのかというとそうではなく、もう1つの技術として注目されているのが量子誤り抑制（ノイズ補償）手法です。これは量子ビット数のオーバヘッドなしに正しい計算結果を予測することで、計算結果から誤りを取り除こうという技術です。誤りのない計算結果の予測のために計算処理のコストは増加し、スケーラブルとはなりませんが、量子ビット数のオーバヘッドがいらないため、まだ量子情報処理の規模が小さいうちに重要な技術とされています。一方で、実装する要素技術そのものができる限り精度が高いこと、ネットワーク処理や分散処理に向けての機能が高いことも重要です。本稿では、量子誤り訂正符号を用いた誤り耐性量子計算に向けたソフトウェア基盤の研究開発、量子誤り抑制（ノイズ補償）手法の技術、および実装するための要素技術について紹介します。

量子コンピュータは物質の重ね合わせ状態を利用しさまざまな情報処理を可能にしますが、その代償としてノイズに対して脆弱で、単位命令のスループットが遅いという欠点を持ちます。既存の計算機のメモリ、例えばDRAM（Dynamic Random Access Mem­ory）ではキャパシタの充電・放電で0、1を表し、十分なマージンを設けたしきい値動作のもと、自然放電で情報が失われるより早くリフレッシュを行うことで、小さなオーバヘッドで情報の長期保存を実現しています。これに比べ、同じく電子を操る超伝導回路を用いた量子ビットは、ビット反転といった単位操作が低速なだけでなく、量子力学の性質の1つであるクローン禁止定理などから直接的なリフレッシュが行えません。この問題は量子誤り訂正符号を用いて量子ビットを符号化し、エラーを間接的に検出し訂正し続けることで回避できますが、量子誤り訂正を行った状態で計算を行うには誤り訂正をしない場合に比べ、時間、サイズともに数百倍や数千倍といった莫大なリソースが必要となります⁽¹⁾。このように、量子コンピュータは「揮発性メモリから揮発する情報をリフレッシュの代わりに誤り訂正符号と高速なフィードバックで抑え込む」ような複雑な計算機アーキテクチャになることを宿命付けられています。したがって、実用的な誤り耐性量子コンピュータを実現するには、優れた量子デバイスの開発に加え、容易な拡張性、広帯域なインタフェース、安価でロバストな制御などを満たすシステムの構築が必須となります。私たちのグループは、実用的な誤り耐性量子コンピュータを実現するべく、理化学研究所や大学と共同で高い性能と信頼性を両立する超伝導量子コンピュータの研究開発を行っています。ここでは、私たちが重点的に取り組んでいる量子コンピュータのソフトウェア基盤について3つのトピックを紹介します（図1）。
１番目は、チップ上の多数の超伝導量子ビットを効率的に特徴付けし、校正を行うシステムです。現状の超伝導量子ビットは性能のばらつきから個別制御が必須であり、計算機は大量のFPGA（Field Programmable Gate Array）やマイクロ波源などからなる巨大な分散システムとなっています。私たちはこうした機器を非同期に制御し、大量の量子ビットを自動かつ高速に校正するためのライブラリを構築し、機械学習や量子的なランダム性を活用した効率的な特徴付けや校正の手法を提案しています^(2)、(3)。
2番目は、量子誤り訂正での復号に必要な演算やフィードバックを行う周辺回路の設計です。量子誤り訂正で用いられるトポロジカル誤り訂正符号でのエラーの最尤推定は、最小重み完全マッチングと呼ばれるグラフの問題に帰着できますが、この問題の素朴な解法はレイテンシが大きく実用的でないため、データ構造や計算機アーキテクチャを工夫し速度を改善する必要があります。私たちのグループは、小規模な符号の復号回路を機械学習で最適化する手法⁽⁴⁾や、単一磁束量子を用いた高速な復号手法の提案⁽⁵⁾に取り組んでいます。
3番目は、前述のような提案を評価するためのプログラムを、技術レイヤをまたいで翻訳する処理系とこれをシミュレートするソフトウェア群の構築です。特に、量子回路のシミュレータは緻密な高速化によっていくつかのベンチマークで世界最高速を実現しています⁽⁶⁾。前述のように、誤り耐性量子コンピュータの大規模化は、大規模な分散システムを駆使し、最適化された制御デバイスとアルゴリズムで高い実効性能と信頼性を確保しつつ、いかに集積化された量子デバイスを制御するかという戦いであり、こうした技術を研鑽してきたNTT研究所に適した挑戦的課題といえます。…

1. (1)A. G. Fowler and C. Gidney:“Low overhead quantum computation using lattice surgery,”arXiv: 1808.06709, 2018.
2. (2)K. Heya, Y. Suzuki, Y. Nakamura, and K. Fujii:“Variational Quantum Gate Optimization，”arXiv: 1810.12745, 2018.
3. (3)Y. Nakata, D. Zhao, T. Okuda, E. Bannai, Y. Suzuki, S. Tamiya, K. Heya, Z. Yan, S. Tamate, and Y. Tabuchi:“Constructing Exact Unitary t-designs by Quantum Circuit and Applications to Higher-Order Randomized Bench­mar­king,”2021.
4. (4)A. Davaasuren, Y. Suzuki, K. Fujii, and M. Koashi:“General framework for constructing fast and near-optimal machine-learning-based decoder of the topological stabilizer codes，”Phys. Rev. Research, Vol. 2, No. 3, 033399, 2020.
5. (5)Y. Ueno, M. Kondo, M. Tanaka, Y. Suzuki, and Y. Tabuchi: “Quantum Error Correction with a Superconducting De­cod­er，”QCCC 2020, Dec. 2020.
6. (6)Y. Suzuki, Y. Kawase, Y. Masumura, Y. Hiraga, M. Nakadai, J. Chen, K. M. Nakanishi, K. Mitarai, R. Imai, S. Tamiya, T. Yamamoto, T. Yan, T. Kawakubo, Y. O. Nakagawa, Y. Ibe, Y. Zhang, H. Yamashita, H. Yoshimura, A. Hayashi，and K. Fujii:“Qulacs: a fast and versatile quantum circuit simula­tor for research purpose，”arXiv: 2011.13524, 2020.