OCP Global Summit 2025参加レポート

こんにちは、光トランスポートシステムの研究開発に携わっている中野です。米国サンノゼで開催された OCP Global Summit 2025 に参加してきましたので、その様子をレポートしたいと思います。
私たちのチームでは、SONiC^*1をはじめとするオープンソースネットワークOSやホワイトボックススイッチなどを対象としたオープンハードウェアの活用を積極的に進めています。具体的には、新規ハードウェアの調査や海外のコミュニティメンバとの技術議論を通じて、SONiCコミュニティへの提案を行っています。その一環として OCP のような海外イベントにも参加しています。本記事では、OCP Global Summit の概要やキーノートをはじめ、展示や SONiC Workshop の様子、コミュニティメンバーとの議論、そして SONiC ブースでのデモ内容についてご紹介します。

OCP (Open Compute Project) は、Facebook（現Meta） が発端となって始まったデータセンター機器の設計をオープンに共有するハードウェア標準化の取り組みを目的に結成されました。現在は世界中のハイパースケーラやハードウェアベンダが参加する巨大なエコシステムとなっています。OCP Global Summit はその活動の中心的イベントであり、OCPにおける最新成果の発表と標準化の方向性を示す「年次総会」的な位置づけを持ちます。2025年は 10月13日〜16日 にかけて San Jose Convention Center で開催され、参加者は過去最多の 11,000人 に達しました（2024年は7,000人, 2023年は4,400人）。
プログラムはキーノート、展示、ブレイクアウトセッションに加え、SONiC Workshopなども設けられ、AIインフラ、光技術、データセンター間通信、運用管理技術まで幅広いトピックが扱われました。

2025年のキーノートでは、前年に引き続き「AIソリューションのオープン化」が大きなテーマとなりました。各社は、シリコン、ネットワーク、ラック、データセンター全体に至る技術をオープン化し、AIインフラを支えるエコシステムの拡大を進める方針を示しました。
・Meta：大規模AIデータセンターを支える次世代スケールアウトファブリックとして、Non-Scheduled Fabric構想を紹介しました。また、AIトラフィックのスループット向上に向け、ESUN^*2、UALink^*3、Ultra Ethernetなどの通信プロトコル標準化への協力と、ラック間インターコネクトの光化を進める方針を示しました。加えて、1GWクラスのPrometheus、5GWクラスのHyperionという大規模データセンタープロジェクトも紹介されました。
・Google： 多様化・複雑化するAIユースケースに対応するデータセンター設計思想として「Agile & Fungible Data Center」を発表しました。電源、液冷、ソフトウェア、ラック、ネットワーク、セキュリティモジュールと、それらのインターフェースを標準化することで、新技術や新製品を柔軟に導入できるデータセンターの実現を目指しています。ネットワーク分野では、Optical Circuit Switch、輻輳制御、SONiCの活用が紹介されました。
・Microsoft：AIインフラのScale-up^*4にUALink、ラック間のScale-out^*5にUltra Ethernetを採用するとともに、複数のデータセンターを接続するAI-WAN構想を紹介しました。また、AIとリアルタイムテレメトリを利用し、AIワークロードのデータ転送ロス低減やファームウェア更新などを自動化する「AI Fleet Management」の取り組みも示されました。
・NVIDIA：次世代Vera Rubinプロセッサを搭載するラックサーバーアーキテクチャ「NVL144」を紹介しました。また、分散データセンター向けインターコネクト技術であるSpectrum-XGS Ethernetや、SONiCを搭載したSpectrum-XスイッチによってMicrosoftのAIスーパーコンピューター「Fairwater」を構成した事例も紹介されました。
・Broadcom：Scale-up向けにTomahawk UltraとXPU間通信プロトコルESUNへの取り組みを示し、ECNやPFCなどの機能実装に向けたSONiCワーキンググループの活動を紹介しました。Scale-out向けには、第三世代CPOスイッチチップTomahawk 6-Davissonと、Ultra Ethernet準拠の800Gbps NIC (Network Interface Card)向けチップThor Ultraが発表されました。
・Inte： 電力効率に優れたXe3Pアーキテクチャを採用し、多様な浮動小数点形式に対応する次世代GPUチップ「Crescent Island」を発表しました。
・AMD： XPU間通信にUALink、ラック間通信にUltra Ethernetを採用し、OCPの次世代ラック規格Open Rack Wideに準拠するラックソリューション「Helios」を紹介しました。
このような標準化とオープン化の加速を踏まえると、今後は単一のハードウェア性能にとどまらず、標準規格（UALink、Ultra Ethernetなど）の普及動向や、SONiCをはじめとするオープンネットワーク技術が実際の運用環境にどのように浸透していくかに注目していく必要があります。

展示会場では、昨年の100企業・団体から増加して、120企業・団体が出展しました。特に注目したのは、スイッチ、光技術、ラックの3分野です。
スイッチ: Edgecore、Celestica、Juniperなどから、Broadcom Tomahawk 6を搭載した102.4Tbpsスイッチが展示されました。これらはAIインフラのSpineスイッチを主な用途とし、NOSとしてSONiCをサポートしています。また、Cisco Silicon One P200を搭載した51.2Tbpsスイッチや、Broadcom Tomahawk 5を搭載したAristaの51.2Tbpsスイッチも展示されました。Ciscoの製品はDeep Bufferを備え、データセンター間を接続するScale-across用途を想定している点が特徴です。AI・HPC向けの低遅延ASICとして、Broadcom Tomahawk Ultraを搭載した51.2Tbpsスイッチのデモも行われました。NIC間を直接接続した構成とスイッチを介した構成の遅延比較により、低遅延性能が紹介されました。

光技術：光技術では、CredoとOracleが共同開発したZeroFlap Optical Transceiversが注目を集めました。モジュール内部のDSPでSNR、BER、ESD、温度変動などをリアルタイムに解析し、異常時にリンクを確定的にダウンさせることで、AIクラスタのRDMAファブリックにおける不安定なリンクフラップへの対応を図るものです。また、O-Net TechnologiesのMEMS方式OCSや、GeNopsys TechnologiesのWSS方式OCSが展示されました。OCSは、AIクラスタにおけるSpineスイッチの置き換えを想定した光スイッチ技術として紹介されています。
ラック： ラック分野では、21インチ幅と48V DC電源を採用するOpen Rack v3に加え、ネットワーク機器の搭載と配線性を考慮したOpen Rack v3 Networkのコンセプト展示が行われました。さらに、搭載可能なGPU数を増やすためにラック幅を拡大した次世代規格Open Rack Wideに準拠するAMD Heliosも展示されました。
このようにオープン化と高速化が同時並行で進む中、今後は単一のチップやスイッチ性能にとどまらず、高密度化・大容量化に伴う熱・電力課題への対策（液冷や光技術 OCS/CPO など）やマルチベンダー環境における SONiC を活用したネットワーク運用の標準化・自動化」に注目していく必要があります。

2025年のSONiC Workshopでは、SONiC 2025.05リリースにおける32機能の追加、新しいワーキンググループの発足、AIインフラの実運用を通じた対応状況、テスト・検証基盤の強化などが報告されました。

特に注目したのは、以下の内容です。
SONiC at Scale - Engineering the Future of Open Network OS：2025.05リリースでは、SRv6、Packet Trimming^*6、高頻度テレメトリ、DPU対応など、AIスケールを意識した32の機能が追加されました。また、AIネットワーク対応ワーキンググループ、UNHラボ、メンター制度などを通じ、開発・教育・検証体制をグローバルに拡大する取り組みが紹介されました。
SONiC for AI Networking: Looking Back and Ahead：AIデータセンターの実運用において、SRv6、Packet Trimming、Packet Spray、Telemetryが実装され、800G環境での稼働実績が報告されました。一方、PPS、遅延、インキャスト耐性などを評価するテストが今後の大きな課題とされ、ハードウェアテスターと連携したCIの必要性が示されました。
RIB/FIB分離によるSONiCルーティングの改善：SONiCのルーティング機能をRIBとFIBに明示的に分離し、RIBで全経路を統合管理したうえで、必要な経路だけをFIBへ非同期に反映するアーキテクチャが提案されました。この発表では、NTTによるNHG ID機能への貢献が、SONiCルーティング改善を支える事例として言及されました。
仮想環境と実機を活用したテスト基盤：SONiC-VPPによる高速なソフトウェアデータプレーンの検証や、UNH IOLに設置されたSONiC共通ハードウェアラボなど、AI／データセンターネットワーク向け機能の品質を継続的に確認する環境整備が進められています。
これらの発表から、SONiCが単なるオープンなスイッチOSにとどまらず、AIバックエンドネットワークやデータセンター間ネットワークを支えるプラットフォームへと進化していることを強く感じました。

今回の現地参加がもたらした最たる成果は、SONiCコミュニティの中核メンバーと対面で意見交換ができたことです。オンラインのやり取りではなく、直接顔を合わせることで一歩踏み込んだ議論を交わすことができました。特に、コードレビューの依頼や今後の進め方についても相談でき、私たちの提案や改善点に対する理解を得られた結果、実際にコードのマージへつながったことは非常に大きな成果でした。

SONiCブースにて IOWN/APN の紹介と、私たちが開発した、OpenConfigに対応したL1光パステレメトリ技術と、その実装を活用したリンク障害回避技術のデモを実施しました。
デモでは、gNMIを用いてL1パラメータ監視をし、閾値を超えた光パスを障害状態と判定し、L3ルーティングで経路切り替えをする機能を紹介し、聴講者との活発な意見交換が行われました。この機能の詳細については今後のNTC Tech Talksで紹介予定です。

OCP Global Summit 2025では、AIクラスタ内のScale-up／Scale-outに加えて、複数のデータセンターを連携させるScale-acrossへの取り組みが本格化していました。102.4Tbpsスイッチ、CPO、OCS、ZeroFlap光トランシーバ、LPO／LRO、長距離DCIなど、AIネットワークを大規模化しながら、消費電力とリンク障害を抑える技術が具体的な製品・実装レベルで提示されていたことが印象的でした。
SONiCについても、32項目の機能拡張、新ワーキンググループの設立、800G環境での稼働実績、RIB/FIB分離、ハードウェアテストラボなどが報告され、AIネットワークおよびDCIを支えるオープンプラットフォームとして成熟が進んでいることを確認できました。

活動面では、gNMI L1テレメトリ機能のレビュー体制を確立するととも今後の提案活動に向けたネットワークを築けたのは大きな成果でした。生成AI の急拡大を背景に、データセンターやネットワークに求められる要件はますます厳しくなっています。これらの課題を研究・OSS 活動を通じて解決していくことが、次世代インフラ構築に不可欠だと改めて感じました。

今回のレポートが、OCP の取り組みや AI 時代のデータセンター技術に興味を持つ方の参考になれば幸いです

本研究成果は、国立研究開発法人情報通信研究機構（NICT）の助成事業（JPJ012368G60401）により得られたものです。

^*1 SONiC (Software for Open Networking in the Cloud)
Microsoftが中心となって開発しているオープンソースのネットワークOS。Linuxベースで、スイッチやルータなどのネットワーク機器に搭載され、クラウドデータセンター向けに柔軟な機能拡張が可能。

^*2 ESUN (Ethernet for Scale-Up Networking)
ESUNは、Meta, Microsoft, AMD, BroadcomなどによりOCPで仕様策定を行ってる。AI学習などで用いられる「同一ラック内のGPU群」を、イーサネット規格をベースにして高速接続するための仕様。

^*3 UALink (Ultra Accelerator Link)
UALinkはAMD, Intel, Meta, Google, AWS, Microsoft などによりUALink Consortiumで仕様策定を行っている。ESUNと同様にGPU間通信規格である。

^*4 Scale-up
Scale-upは1台のコンピュータ（ノード）の内部において、ハードウェアの垂直統合や専用の内部バス・通信規格を用いて、演算性能やメモリ容量を拡張する設計手法である。

^*5 Scale-out
Scale-outは複数の独立したコンピュータ（ノード）をネットワークで結合し、分散コンピューティングによって全体のスループットや演算能力を拡張する設計手法である。

^*6 Packet Trimming
Packet TrimmingはAIやHPC向けの通信規格で規定されている、輻輳制御のメカニズムである。